东大数字电子技术基础X期末考试复习资料与参考答案

3亿多的题库，支持文图片，语音搜题，包含国家开放大广东开放大云南开放大北京开放大上海开放大江苏开放大超青奥鹏等等多个平台题库，考试作业必备神器。

正确 答案：微信搜索【渝粤搜题】公众号

广东开放大学 2023年春季招生简章

数字电子技术基础X复习题

单项选择题( )

0表示一位十六进制数需要二进制数的位数为： (B)

A. １位 B. ２位 C. ４位 D. 16位

02．十进制数25用8421B码表示为： (B)

A.10 101 B.0010 0101 C.100101 D.10101

03．与十进制数( )10等值的数或代码为： (A)

A.(0101 0011.0101)8421BC( ) B.(35.8)16 C.(110101.1)2 D.(65.4)8

04. 当逻辑函数有n个变量时，变量取值组合共有： (D)

A. n B. 2n C. n2 D. 2n

05．欲使D触发器按Qn+1=n工作，应使输入D= (D)

A.0 B.1 C.Q D.

06．多谐振荡器可产生： (B)

A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波

07.一个16选一的数据选择器，其地址输入( )端个数为： (C)

A.1 B.2 C.4 D.16

08．下列逻辑电路中为时序逻辑电路的是

A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 (C)

0图1-1所示电路，输出为： (A)

A+B A⊙B A÷B

1图1-2所示电路，输出为： (C)

A⊙B A+B A÷B

1图1-3电路为NMOS： (B)

与非门 异或门 与或非门 或非门

1图1-4所示电路，当EN=1时： (A)

M为输入N为输出

N为输入M为输出

N为输入EN为输出

M为输入EN为输出

1图1-5所示L电路，A=0则Y1= (C)

A．A+VCC B．A C．1 D．0

1图1-6所示L电路，Y2= (C)

A．A+VCC B．1 C．0 D．A

1图1-7所示L电路，当2端都加低电平( )时Qn+1= (C)

A．Qn+1 B．0 C．Qn D．1

1若将图1-7所示电路构成D触发器，应将 (A)

A．3端相4端相连并将2端作为D输入端

B．5端相4端相连并将5端作为D输入端

C．3端相6端相连并将6端作为D输入端

D．4端相3端相连并将1端作为D输入端

1图1-8所示电路，该电路产生波形的周期为 (B)

0.7(R1+R2)C 1.1(R1+2R2)C

0.7(R1+2R2)C 0.8(R1+R2)C

1单稳态触发器用途之一是 (C)

自动产生方波 用做比较器 定时 自动产生三角波

1用RAM2114( )构成40968位RAM，需 (B)

4片； 8片； 24片； 12片

2用户对ROM编程后觉得不满意，还要改写，应选用： (B)

固定ROM E2PROM PPROM PRAM

2图2-2所示电路，D3D2D1D0=0000，B加高电平， (C)

C与A相连所构成的加法计数器是

10进制 5进制 11进制 6进制

22-2所示电路，D3D2D1D0=0010，A加高电平，C与B相连所构成的加法计数器是 (A)

10进制 8进制 6进制 9进制

22-2所示电路，D3D2D1D0=0010，B加高电平，C与A相连所构成的加法计数器是 (B)

10进制 9进制 6进制 8进制

22-2所示电路，D3D2D1D0=1000，A加高电平，C与B相连所构成的加法计数器是

10进制 3进制 6进制 12进制 (A)

22-2所示电路，D3D2D1D0=1000， B加高电平，C与A相连所构成的加法计数器是 (B)

10进制 3进制 6进制 12进制

2图2-3所示电路为 (B)

异步时序电路

同步时序电路

同步组合电路

异步组合电路

2图2-3所示电路，0和1都为 (B)

下降沿触发 上升沿触发 高电平触发 低电平触发

2图2-3所示电路，Q0n+1= (A)

2图2-3所示电路，Q1n+1= (C)

Q0nQ1n Q0n+Q1n Q0n⊕Q1n Q0n⊙Q1n

3图2-3所示电路，= (A)

Q0nQ1n Q0n+Q1n Q0n⊕Q1n Q0n⊙Q1n

3图2-3所示电路，其状态转换图为 (B)

3图2-3所示电路的逻辑功能为 (B)

4进制减法计数器

4进制加法计数器

6进制加法计数器

8进制减法计数器

3图2-4所示可变进制加法计数器电路 ，当MN=00时该加法计数器为 (B)

11进制加法计数器

10进制加法计数器

12进制加法计数器

13进制加法计数器

3图2-4所示可变进制加法计数器电路 ，当MN=01时该加法计数器为 (D)

13进制加法计数器 12进制加法计数器

14进制加法计数器 11进制加法计数器

3图2-4所示可变进制加法计数器电路 ，当MN=11时该加法计数器为 (A)

14进制加法计数器 12进制加法计数器

11进制加法计数器 13进制加法计数器

36. 图7所示电路为( )。

异步时序电路 同步时序电路

同步组合电路 异步组合电路

37. 同步时序电路和异步时序电路比较，其差异在于后者( )。

没有触发器 没有统一的时钟脉冲控制

没有稳定状态 输出只与内部状态有关

38. 断电之后，能够将存储内容保存下来的存储器是( )。

RAM ROM 计数器 移位寄存器

判断题

1. 在时间上离散的物理量，称为数字量。( )

错误 正确

2. 一个二输入与非门，输入端分别为B，输出为，当A=0时则=1。( )

错误 正确

3.编码与译码是互逆的过程。( )

错误 正确

4.主从JK触发边沿JK触发器和同步JK触发器的逻辑功能完全相同。( )

错误 正确

5. D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。( )

错误 正确

6.把二个10进制计数器串联可得到20进制计数器。( )

错误 正确

7. 用户对E2PROM编程后觉得不满意，可以改写。( )

错误 正确

8. 单稳态触发器一般用于定整形和延时。( )

错误 正确

9. D/A转换器的最大输出电压的绝对值可达到基准电压VRE。( )

错误 正确

10. RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。( )

错误 正确

试用卡诺图化简下列逻辑函数。

1. (A,B,C,D)=∑m(0,1,2,3,6,8)+∑d(10,11,12,13,14,15)

2. =∑m(1，3，5，9)+∑d(7，11，13)

试用图8所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出均为三位二进制数。二者之间关系如下：

2≤X≤5时 =X+2

X<2时 =1

X>5时 =0

数字电子技术基础复习题答案

判断题

解：分别将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。

1.解：将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。

2.解：将题中给定的逻辑函数卡诺图画出如图所示，并化简写出最简与或表达式。

解：根据题意列出真值表。由真值表可直接画出逻辑图。