数字电子技术

0496《数字电子技术》2019年6月期末考试指导

一、考试说明

（一）说明

满分为100分，考试时间为90分钟, 考试形式为闭卷。

（二）题型及各题型所占分数和相应的答题技巧

1．解答题（共6大题，总计100分）

答题技巧：抓住主要考察的知识点，尽量规范、清晰的书写，回答要有条理，注意答案的完整性，对于有多问的，要按题目顺序依次作答。

二、复习重点内容

第一章 逻辑代数基础知识

1、二进制数表示法

（1）十进制数（Decimal）-- 逢十进一

数码：0 ~ 9 位权：

（2）二进制数（Binary） -- 逢二进一

数码：0，1 位权：

（3）几种常用进制数之间的转换

①十-二转换：

整数部分转换：“除2取余”法

快速转换法：拆分法

( 26 )10 = 16 + 8 + 2 = 24 +23 + 21= ( 1 1 0 1 0 )2

小数部分转化：“乘2取整”法

（0.723）10≈（0.101110）2（误差不大于2-6）

×2 ×2 ×2 ×2 ×2 ×2

0.723→0.446→0.892→0.784→0.568→0.136→0.272

↓ ↓ ↓ ↓ ↓ ↓

1 0 1 1 1 0

快速转换法：拆分法

（0.723）10= 2-1 +2-3 + 2-4 +2-5 ≈（0.101110），转换误差<2-6

②二-十转换：

将二进制数按位权展开后相加

2、逻辑函数的化简方法

（1）逻辑函数的标准与或式和最简式

①标准与或表达式：标准与或式就是最小项之和的形式

②最小项

最小项的概念：包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。

最小项的性质：(1) 任一最小项，只有一组对应变量取值使其值为1；

(2) 任意两个最小项的乘积为 0 ；

(3) 全体最小项之和为 1 。

最小项是组成逻辑函数的基本单元：任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。

最小项的编号：把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用mi 表示。

（2）逻辑函数的最简表达式

①最简与或式：

乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或表达式。

例：

②最简与非 – 与非式：

非号最少，每个非号下面相乘的变量个数也最少的与非 - 与非式。

例：

③最简或与式：

括号个数最少，每个括号中相加的变量的个数也最少的或与式。

例：

④最简或非–或非式：

非号个数最少，非号下面相加的变量个数也最少的或非 – 或非式。

例：

⑤最简与或非式：

非号下面相加的乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或非式。

例：

结论：

只要得到函数的最简与或式，再用摩根定理进行适当变换，就可以获得其它几种类型的最简式。而最简与或式一般需要经过化简才能求得。

（3）逻辑函数的公式化简法

1) 0-1律：A·1=A, A·0=0；A+0=A；A+1=1。

2) 互补律：A=0；A+=1。

3) 重叠律：A A= A；A+A=A。

4) 交换律：AB=BA；A+B=B+A。

5) 结合律：A（BC）=(AB)C；A+(B+C)=(A+B)+C。

6) 分配率：A(B+C)=AB+AC；A+B·C=(A+B)+C。

7) 反演律：=+；

8) 吸收律：A(A+B)=A，A(+C)(B+C)=(A+B)(+C)；A+AB=A，A+B=A+B，AB+C+BC=AB+C。

9) 还原率

并项法:

配项消项法：

（4）逻辑函数的图形化简法

①逻辑变量的卡诺图(Karnaugh maps)

卡诺图：最小项方格图(按循环码排列)

二变量的卡诺图：四个最小项

三变量的卡诺图：八个最小项

逻辑相邻：两个最小项只有一个变量不同

逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如：

卡诺图的实质：

四变量的卡诺图：十六个最小项

五变量的卡诺图：三十二个最小项

当变量个数超过六个以上时，无法使用图形法进行化简。

变量卡诺图的特点：用几何相邻表示逻辑相邻

化简方法：逻辑相邻的两个最小项可以合并成一项，并消去一个因子。

变量卡诺图中最小项合并的规律：

(1) 两个相邻最小项合并可以消去一个因子

(2) 四个相邻最小项合并可以消去两个因子

(3) 八个相邻最小项合并可以消去三个因子

总结：2n 个相邻最小项合并可以消去 n 个因子。

②逻辑函数的卡诺图

逻辑函数卡诺图的画法

ⅰ根据函数的变量个数画出相应的卡诺图。

ⅱ在函数的每一个乘积项所包含的最小项处都填1 ，其余位置填 0 或不填。

逻辑函数卡诺图的特点

优点：用几何位置的相邻，形象地表达了构成函数的各个最小项在逻辑上的相邻性。

缺点：当函数变量多于六个时，画图十分麻烦，其优点不复存在，无实用价值。

③用卡诺图化简逻辑函数

画包围圈的原则：

ⅰ 先圈孤立项，再圈仅有一种合并方式的最小项。

ⅱ 圈越大越好，但圈的个数越少越好。

ⅲ 最小项可重复被圈，但每个圈中至少有一个新的最小项。

ⅳ 必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。

（4）具有约束的逻辑函数的化简

①约束的概念和约束条件

约束：输入变量取值所受的限制

约束项：不会出现的变量取值所对应的最小项。

约束条件：由约束项相加所构成的值为0的逻辑表达式。

②约束条件的表示方法

在真值表和卡诺图上用叉号(╳)表示。

在逻辑表达式中，用等于 0 的条件等式表示。

③具有约束的逻辑函数的化简

化简具有约束的逻辑函数时，如果充分利用约束条件，可以使表达式大大化简。

ⅰ约束条件在化简中的应用

在公式法中的应用：可以根据化简的需要加上或去掉约束项。

在图形法中的应用：根据卡诺图的特点（逻辑相邻，几何也相邻），在画包围圈时包含或去掉约束项，使函数最简。

ⅱ变量互相排斥的逻辑函数的化简

互相排斥的变量：在一组变量中，只要有一个变量取值为1，则其他变量值就一定是0。

第二章 门电路

1、半导体三极管的开关特性

（1）静态特性(电流控制型)

1）结构、符号和输入、输出特性

①结构示意图和符号

②输入特性

iB=f(uBE)|uCE

③ 输出特性

iC=f(uCE)| iB

2）半导体三极管的开关应用

①uI=UIL=-2V 发射结反偏，T截止

②uI=UIL=3V 发射结正偏，T导通

饱和导通条件：

（2）动态特性

三极管饱和程度↑=>toff↑

第三章 组合逻辑电路

1、组合电路的基本分析方法

（1）分析方法：

（2）分析目的：

① 确定输入变量不同取值时功能是否满足要求；

② 变换电路的结构形式(如：与或→与非-与非)；

③ 得到输出函数的标准与或表达式，以便用 MSI、LSI 实现；

④ 得到其功能的逻辑描述，以便用于包括该电路的系统分析。

2、组合电路的基本设计方法

（1）设计方法

（2）逻辑抽象：

① 根据因果关系确定输入、输出变量

② 状态赋值 — 用 0 和 1 表示信号的不同状态

③ 根据功能要求列出真值表

化简或变换：

根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。

3、集成 3 线 – 8 线译码器 -- 74LS138

（1）引脚排列图 （2）功能示意图

输入选通控制端：

当芯片禁止工作

当芯片正常工作

4、用数据选择器实现组合逻辑函数

数据选择器能够从多路数据输入中选择一路作为输出的电路。

（1）基本原理

选择器输出为标准与或式，含地址变量的全部最小项。而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。

例如

4 选 1：

（2）基本步骤：

1) 根据 n = k - 1 确定数据选择器的规模和型号(n —选择器地址码，k —函数的变量个数)

2) 写出函数的标准与或式和选择器输出信号表达式

3) 对照比较确定选择器各个输入变量的表达式

4) 根据采用的数据选择器和求出的表达式画出连线图。

5、用二进制译码器实现组合逻辑函数

（1）基本原理

二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。

（2）基本步骤

1) 选择集成二进制译码器

2) 写函数的标准与非-与非式

3) 确认变量和输入关系

4) 画连线图

第四章 触发器

1、边沿D触发器

（1）电路组成及逻辑符号

（2）工作原理

① CP = 0

主触发器保持不变；

从触发器的状态决定于主触发器 QnM 。

② CP = 1

从触发器保持原来状态不变，D信号进入主触发器。但这时主触发器只跟随而不封锁。

主触发器跟随D变化

③ CP 下降沿时刻

主触发器锁存CP下降时刻D的值，即：

随后将该值送入从触发器，即：

④ CP 下降沿过后的情况

主触发器锁存CP下降沿时刻D的值不变，所以从触发器的状态保持不变。

综上： 下降沿时刻有效

（3）异步输入端的作用

D — 同步输入端，受时钟 CP 同步控制

— 异步输入端，不受时钟 CP 控制

（4）波形

2、边沿 JK 触发器

（1）电路组成及符号

（2）工作原理

是冗余项，所以，CP 下降沿有效。

（3）波形图

第五章 时序逻辑电路

1、同步时序电路的基本分析方法

同步时序电路的分析就是根据给定的同步时序电路，通过列写方程，分析计算在时钟信号和输入信号的作用下，电路状态的转换规律以及输出信号的变化规律，最后说明该电路完成的逻辑功能。

（1）分析步骤

①列写各触发器的驱动方程：输入端的表达式，如T、J、K、D。

时序电路的输出方程：组合电路的输出。

②求触发器的状态方程：根据特性方程

③作状态转换表或状态转换图：描述输入与状态转换关系的表格或图形

④作时序图：画出时钟脉冲作用下的输入、输出波形图

⑤描述时序电路的逻辑功能

2、同步时序电路的基本设计方法

（1）设计步骤

①给定逻辑功能

②建立原始状态图

③原始状态表

④状态简化求最小化状态表

⑤状态编码

⑦选触发器类型，求驱动方程、输出方程

⑧画逻辑电路图

⑨画全状态图，检查设计

⑩如不符合要求，重新设计

3、N 进制计数器（重点理解，必须能够绘制任意机制计数器连线图）

（1）方法

①用触发器和门电路设计

②用集成计数器构成：用清零端和置数端实现归零，从而获得按自然态序进行计数的N进制计数器。（M=24或M=10）

（2）利用同步清零或置数端获得N进制计数

思路：当 M 进制计数到SN –1 后使计数回到S0 状态

步骤：

①写出状态 SN –1 的二进制代码；

②求归零逻辑表达式；

③画连线图。

例如：利用74163的同步清零功能来绘制六进制计数器的连线图：

解：M=6，74163的同步清零功能，选择状态进行译码，，连线图如下：

（3）利用异步清零或置数端获得N进制计数

思路：当计数到 SN 时，立即产生清零或置数信号，使返回 S0 状态。（瞬间即逝）

步骤：

①写出状态 SN 的二进制代码；

③求归零逻辑表达式；

③画连线图。

例如，利用74290的异步清零功能来绘制六进制计数器的连线图：

解：M=6，74290的异步清零，选择状态进行译码，对于74290置零端，取，连线图如下：

三、重点习题

一、将二进制数(10011.001)2转化为对应十进制数

二、将下列逻辑函数转换为指定的表达式。

1、展开成最小项表达式：

2、用公式法化简：

3、用图形法将下面具有约束条件的函数化简成为最简与或表达式：

三、设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致（要求用与非门实现）

四、给出下图所示电路输出信号的逻辑表达式，并依据真值表说明其功能

五、逻辑电路及CP和K的波形如下图，试画出对应、的波形，设触发器的初始状态为

六、试画出用74161的异步清零和同步置数功能构成100进制计数器的连线图。

四、重点习题参考答案（答案仅供参考）

一、【答题方法】从右到左用二进制的每个数去乘以2的相应次方,小数点后则是从左往右

解: (10011.001)2= (19.15)10

二、【答题方法】按照讲义中第一章逻辑函数的化简方法作答。

1、展开成最小项表达式：

解：

2、用公式法化简：

解：

3、用图形法将下面具有约束条件的函数化简成为最简与或表达式：

解：

卡诺图为：

三、【答题方法】参照第二章门电路相关内容作答。

解：（1）逻辑抽象

        ① 设定变量： 输入 A、B、C ， 输出 Y

%1 状态赋值：

A、B、C = 0 表示 输入信号为低电平；

A、B、C = 1 表示 输入信号为高电平；

Y = 0 表示 输入信号中多数为低电平；

Y = 1 表示 输入信号中多数为高电平；

            ③ 列真值表

(2) 写输出表达式并化简

(3) 画逻辑图

四、【答题方法】

解：

列真值表：

    由真值表可看出，该电路实现的是全加功能，Y1为向高位进位，Y2为全加和

五、【答题方法】

六、【答题方法】

解：

考试指导使用说明：

本考试指导只适用于201903学期6月期末考试使用，包括正考和重修。指导中的章节知识点涵盖考试所有内容，给出的习题为考试类型题，习题答案要点只作为参考，详见课程讲义或课程ppt。在复习中有任何问题请到课程答疑区咨询。祝大家考试顺利！