学起plus数字逻辑考核作业参考原题试题

2024秋最新《学起plus数字逻辑考核作业参考原题试题》形考作业试题题库、期末题库

考试说明:本人针对该科精心汇总了历年题库及答案，形成一个完整的题库，并且每年都在更新。该题库对考生的复习、作业和考试起着非常重要的作用，会给您节省大量的时间。做考题时，利用本文档中的查找工具，把考题中的关键字输到查找工具的查找内容框内，就可迅速查找到该题答案。本文库超星学习通、知到智慧树、国家开放大学、广东开放大学、江苏开放大学、上海开放大学、云南开放大学、芯位教育、云慕学苑、职教云、川农在线、长江雨课堂、安徽继续教育平台、青书学堂、睿学在线、成教云、京人平台、绎通继教云、学起Plus、云上河开、河南继续教育、四川开放大学、良师在线、继教云、日照专业技术人员继续教育、麦能网、21tb、168网校、云班课、电大中专、learnin、西财在线等平台复习试题与答案，敬请查看。

课程题目试题是随机的，请按题目关键词查找（或按Ctrl+F输入题目中的关键词，尽量不要输入整个题目，不要复制空格，连续的几个字就行）

本文由【大象答案】微信公众号提供，禁止复制盗取，违者必究

本文由【大象答案】微信公众号提供，禁止复制盗取，违者必究

本文由【大象答案】微信公众号提供，禁止复制盗取，违者必究

数字逻辑

学校: 无

问题 1: 1. 下列触发器中，（ ）对输入信号有约束。

选项:

• A. 基本R-S触发器

• B. 时钟控制T触发器

• C. 时钟控制D触发器

• D. 时钟控制JK触发器

答案: 基本R-S触发器

问题 2: 2. 组合逻辑电路中的险象是由（ ）引起的。

选项:

• A. 电路未达到最简

• B. 电路有多个输出

• C. 电路中的时延

• D. 逻辑门类型不同

答案: 电路中的时延

问题 3: 3. 对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（ ）。

选项:

• A. D/A转换

• B. A/D转换

• C. 直接输入

• D. 随意

答案: A/D转换

问题 4: 4. 全加器有（ ）个输出端。

选项:

• A. 1

• B. 2

• C. 3

• D. 4

答案: 2

问题 5: 5. n个变量组成的最小项m

选项:

• A. n

• B. 2n

• C. 2

• D. 2

• -1

答案: n

问题 6: 6. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。

选项:

• A. 计数器

• B. 数据选择器

• C. 寄存器

• D. 触发器

答案: 数据选择器

问题 7: 7. 构造1个模5同步计数器，需要（ ）个触发器。

选项:

• A. 3

• B. 4

• C. 5

• D. 10

答案: 请关注公众号【大象答案】查看答案

问题 8: 8. 寄存器要存放n位二进制数码时，需要( )个触发器。

选项:

• A. n;

• B.

• ;

• C.

• ;

• D. 2/n

答案: 请关注公众号【大象答案】查看答案

问题 9: 9. 下面哪种不是施密特触发器的应用( )。

选项:

• A. 稳定频率脉冲输出

• B. 波形变换

• C. 脉冲整形

• D. 脉冲鉴幅

答案: 请关注公众号【大象答案】查看答案

问题 10: 10. 下图所示逻辑电路为( )。

选项:

• A. “与非”门;

• B. 与”门;

• C. “或”门;

• D. “或非”门

答案: 请关注公众号【大象答案】查看答案

问题 11: 11. 下列哪个不能用555电路构成( )。

选项:

• A. 施密特触发器

• B. 单稳态触发器

• C. 多谐振荡器

• D. 晶体振荡器

答案: 请关注公众号【大象答案】查看答案

问题 12: 12. 数字系统中，采用( )可以将减法运算转化为加法运算。

选项:

• A. 原码

• B. 补码

• C. Gray码

• D. 余3码

答案: 请关注公众号【大象答案】查看答案

问题 13: 13. 同步计数器和异步计数器比较，同步计数器的显著优点是(　　)。

选项:

• A. 工作速度高

• B. 触发器利用率高

• C. 电路简单

• D. 不受时钟CP控制

答案: 请关注公众号【大象答案】查看答案

问题 14: 14. 已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波形如图所示，根据波形可判断这个触发器是( )。

选项:

• A. 上升沿D触发器;

• B. 下降沿D触发器;

• C. 下降沿T触发器;

• D. 上升沿T触发器

答案: 请关注公众号【大象答案】查看答案

问题 15: 15. 下列触发器中，（ ）不能作为同步时序逻辑电路的记忆元件。

选项:

• A. D触发器

• B. J-K触发器

• C. T触发器

• D. 基本RS触发器

答案: 请关注公众号【大象答案】查看答案

问题 16: 16. 实现2个4位二进制数相加的组合电路，应有（ ）个输出函数。

选项:

• A. 4

• B. 5

• C. 6

• D. 7

答案: 请关注公众号【大象答案】查看答案

问题 17: 17. 电平异步时序逻辑电路不允许两个或两个以上输入信号( )。

选项:

• A. 同时为0

• B. 同时为1

• C. 同时改变

• D. 同时出现

答案: 请关注公众号【大象答案】查看答案

问题 18: 18. EPROM是指( )。

选项:

• A. 随机读/写存储器

• B. 只读存储器

• C. 可擦可编程只读存储器

• D. 电可擦可编程只读存储器

答案: 请关注公众号【大象答案】查看答案

问题 19: 19. CMOS数字集成电路与TTL数字集成电路相比突出的优点是( )。

选项:

• A. 微功耗

• B. 高速度

• C. 高抗干扰能力

• D. 电源范围宽

答案: 请关注公众号【大象答案】查看答案

问题 20: 20. 下列选项中，（ ）不是BCD码。

选项:

• A. 2421码

• B. 8421码

• C. 格雷码

• D. 余3码

答案: 请关注公众号【大象答案】查看答案

问题 21: 21. 若已知 XY＋YZ＋YZ=XY＋Z，判断等式(X+Y)(Y+Z)(Y+Z)=(X+Y)Z 成立的最简单方法是依据以下哪种规则( )。

选项:

• A. 代入规则

• B. 对偶规则

• C. 反演规则

• D. 互补规则

答案: 请关注公众号【大象答案】查看答案

问题 22: 22. 小数“0”的补码形式为（ ）。

选项:

• A. 0.0…0

• B. 00…0

• C. 11…1

• D. 1.1…1

答案: 请关注公众号【大象答案】查看答案

问题 23: 23. 脉冲异步时序逻辑电路不允许两个或两个以上输入信号（ ）。

选项:

• A. 同时为0

• B. 同时为1

• C. 同时发生变化

• D. 同时出现

答案: 请关注公众号【大象答案】查看答案

问题 24: 24. （ ）不能清晰的描述电路的逻辑功能。

选项:

• A. 状态图

• B. 流程表

• C. 时间图

• D. 总态图

答案: 请关注公众号【大象答案】查看答案

问题 25: 25. 要使J-K触发器在时钟脉冲作用下，

选项:

• A. J=K=0;

• B. J=K=1;

• C. J=1，K=0;

• D. J=0，K=1

答案: 请关注公众号【大象答案】查看答案

问题 26: 26. 逻辑设计时，采用PLD器件比采用通用逻辑器件更加灵活方便。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 27: 27. 奇偶校验码能发现错误，不能纠正错误。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 28: 28. 最简电路不一定是最佳电路。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 29: 29. 共阴接法的七段显示器，要用有效输出为高电平的显示译码器来驱动。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 30: 30. CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与 。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 31: 31. 由n个变量构成的两个不同最大项M

选项:

答案: 请关注公众号【大象答案】查看答案

问题 32: 32. 用数据选择器可实现时序逻辑电路。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 33: 33. 集电极开路门有高电平、低电平、高阻等状态。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 34: 34. 最简电路不一定是最佳电路。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 35: 35. 1个触发器可以存放1位十进制数，它具有记忆功能。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 36: 36. 时钟控制触发器仅当有时钟脉冲作用时，输入信号才能对触发器状态产生影响。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 37: 37. 时序电路不含有记忆功能的器件。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 38: 38. 同步时序逻辑电路中的存储元件只能是时钟控制的触发器。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 39: 39. 组合逻辑电路有记忆功能。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 40: 40. 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 41: 41. 二进制译码器相当于是一个最小项发生器，可以用其实现组合逻辑电路。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 42: 42. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 43: 43. 一个真值表可能对应多个逻辑函数表达式。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 44: 44. 同步时序电路具有统一的时钟 CP 控制。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 45: 45. 异步时序电路的各级触发器类型不同。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 46: 46. 奇偶校验码不但能发现错误，而且能纠正错误。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 47: 47. 设计一个同步模5计数器，需要5个触发器。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 48: 48. 计数器的核心元件是触发器。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 49: 49. 由逻辑门电路构成的电路是组合逻辑电路。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 50: 50. 采用串行加法器比采用并行加法器的运算速度快。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 51: 51. 表示任意1位十进制数，需要（ ）位二进制数。

选项:

• A. 1

• B. 2

• C. 4

• D. 5

答案: 请关注公众号【大象答案】查看答案

问题 52: 52. 与逻辑表达式 A+ABC 相等的式子是（ ）。

选项:

• A. ABC

• B. 1+BC

• C. A

• D. BC

答案: 请关注公众号【大象答案】查看答案

问题 53: 53. 在函数F=AB+CD的真值表中，F=1的状态有（ ）个。

选项:

• A. 2

• B. 4

• C. 6

• D. 7

答案: 请关注公众号【大象答案】查看答案

问题 54: 54. 构造一个模10同步计数器，需要（ ）个触发器。

选项:

• A. 3个

• B. 4个

• C. 6个

• D. 8个

答案: 请关注公众号【大象答案】查看答案

问题 55: 55. 触发器有( )个稳态。

选项:

• A. 1

• B. 2

• C. 3

• D. 多个

答案: 请关注公众号【大象答案】查看答案

问题 56: 56. 标准与或式是由（ ）构成的逻辑表达式。

选项:

• A. 与项相或

• B. 最小项相或

• C. 最大项相与

• D. 或项相与

答案: 请关注公众号【大象答案】查看答案

问题 57: 57. 组合逻辑电路通常由（ ）组合而成。

选项:

• A. 逻辑门电路

• B. 触发器

• C. 计数器

• D. 寄存器

答案: 请关注公众号【大象答案】查看答案

问题 58: 58. 运用摩根定理变换

选项:

• A.

• ;

• B.

• ;

• C.

• ;

• D.

答案: 请关注公众号【大象答案】查看答案

问题 59: 59. 脉冲异步时序逻辑电路不允许输入信号为时钟脉冲信号。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 60: 60. 计数器的模是指构成计数器的触发器的个数。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 61: 61. 设计包含无关条件的组合逻辑电路时，利用无关最小项的随意性有利于输出函数化简。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 62: 62. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 63: 63. 由数字符号0和1组成的数一定是二进制数。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 64: 64. 同步时序逻辑电路中的存储元件可以是任意类型的触发器。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 65: 65. 时序逻辑电路有记忆功能。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 66: 66. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 67: 67. 通过合适的状态编码方案，可以消除电平异步时序逻辑电路中反馈回路间的临界竞争。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 68: 68. CMOS电路可直接驱动TTL电路。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 69: 69. 编码与译码是互逆的过程。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 70: 70. 组合逻辑电路输出与输入的关系可用（ ）描述。

选项:

• A. 真值表

• B. 状态表

• C. 状态图

• D. 时间图

答案: 请关注公众号【大象答案】查看答案

问题 71: 71. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。

选项:

• A. 6

• B. 7

• C. 8

• D. 51

答案: 请关注公众号【大象答案】查看答案

问题 72: 72. 电平异步时序电路中反馈回路间的临界竞争，可导致电路（ ）。

选项:

• A. 时延增加

• B. 速度下降

• C. 发生错误状态转移

• D. 信号减弱

答案: 请关注公众号【大象答案】查看答案

问题 73: 73. 逻辑函数

选项:

• A.

• ;

• B. F’=G;

• C.

• ；D.

答案: 请关注公众号【大象答案】查看答案

问题 74: 74. 下列信号中，（ ）不是数字信号。

选项:

• A. 交通灯状态

• B. 开关状态

• C. 交流电压

• D. 学生成绩记录

答案: 请关注公众号【大象答案】查看答案

问题 75: 75. 逻辑代数中，若有A+B=Y+B,则有A=Y。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 76: 76. 一般TTL 门电路的输出端可以直接相连，实现线与 。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 77: 77. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 78: 78. 逻辑代数中，若有AB=A+B,则有A=B。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 79: 79. 5位二进制数能表示的最大十进制数为32。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 80: 80. 门电路多余输入端的处理方法是:与门的多余端上拉到电源或多并接；或门的多余端接地 。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 81: 81. 在组合逻辑电路中，由竞争产生的险象是一种瞬间的错误现象。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 82: 82. 八路数据分配器，其地址输入端有( )个。

选项:

• A. 1

• B. 2

• C. 3

• D. 4

答案: 请关注公众号【大象答案】查看答案

问题 83: 83. 为实现“线与”逻辑功能，应选用（ ）。

选项:

• A. 与非门

• B. 与门

• C. 集电极开路（OC）门

• D. 三态门

答案: 请关注公众号【大象答案】查看答案

问题 84: 84. 七段显示译码器7448只能驱动七段显示器显示7个不同的字符。

选项:

答案: 请关注公众号【大象答案】查看答案

问题 85: 85. 将（175）10十进制数转换为二进制数下列选择结果中正确的是（　　）。

选项:

• A. 二进制数（11010111）

• B. 二进制数（10110011）

• C. 二进制数（10011010）

• D. 二进制数（10101111）

答案: 请关注公众号【大象答案】查看答案